Dolphin Smash

Dolphin Smash é um de sinal misto e multi-idioma simulador gratuito para PCB e os projetos de IC. Ele estende as suas capacidades para sinal misto sensibilidade-análise e cobertura de código, a fim de identificar os pontos fracos do circuito para o designer consciente DFM e para detectar falhas em testbenches virtuais.

O que é novo nesta versão:

• Esta versão melhora o tempo de execução de carga de grandes arquivos de Verilog com um importante número de portos e implementa suporte da directiva .malias para atribuir um alias para um modelo ou nome sub-circuito, juntamente com uma série de pequenas correcções.

O que é novo na versão 5.19.0:

• Esta versão implementa melhorias importantes em instanciação de modelos comportamentais (HDL / HDL-AMS) em netlists especiarias com macro-modelos mistos, melhores capacidades de multi-threading para aumentar a velocidade de simulação transitória de projetos analógicos, Monte Carlo e varredura análises sobre projetos de lógica, um visualizador de domínio para colorir com visualização de fase e magnitude,. MODELO para modelos Verilog-A fundição, .nrt para verificar a equivalência entre as formas de onda, e a capacidade de definir um diretório para redirecionar todos os arquivos de saída.

O que é novo na versão 5.18.0:

• Esta versão implementa melhorias importantes, entre os quais de domínio para colorir uma primeira aproximação do pólo / locais de zero, uma directiva .PZ pela pole / análise zero, suporte de arquivos .wav como ouput de projetos lógicos e CCS funções de processamento de extração de segmentação.

O que é novo na versão 5.17.0:

• Esta versão implementa as principais melhorias, incluindo prorrogado Afirmação-Based Verificação (ABV) capacidade em SystemVerilog Afirmações (SVA), de conformidade com Verilog-AMS wreal para o Real valorizado Modeling (RVM), o aumento da Verilog-HDL e Verilog-A observância língua, melhor compatibilidade com Hspice .IF, .ELSIF, .ELSE, .ENDIF condicional gerar instruções e carregamento circuito acelerado, Monte Carlo e Sweep análise.

O que é novo na versão 5.16.2:

• Esta versão oferece um aumento significativo de velocidade para o carregamento de arquivos de biblioteca SPICE e circuitos, em especial quando se acessa arquivos importantes em discos de rede lenta.
• Uma série de pequenas melhorias e correções também foram feitas.

O que é novo na versão 5.15.2:

• Uma série de defeitos foram corrigidos e algumas pequenas melhorias foram implementadas.

O que é novo na versão 5.15.1:

• SMASH - Viewer:
• Melhorias:
• Adicionado um menu para 'dobrar todos "e" desdobrar todos os itens no editor de texto (DDIsa05778 - SMASH 5.15.0).
• Adicionado uma opção no & quot; Adicionar vestígios & quot; diálogo permitindo traçar vetores lógica valores como não assinados em gráficos analógicos (DDIsa05953 - Smash 5.15.0).
• Adicionado entrada do menu do botão direito no painel de circuito que permite remover circuitos recentes (DDIsa05981 - SMASH 5.15.0).
• entradas do menu Adicionado para mostrar e painéis de fundo que só poderia ser feito anteriormente, clicando duas vezes sobre o
/ hide esquerda
• divisores (DDIsa06032 - SMASH 5.15.1).
• Executada exportação da instalação do aplicativo para o diretório do circuito e edição do circuito con fi guração com o diálogo de preferências (DDIsa06034 - SMASH 5.15.1).
• Implementado a possibilidade de associar um script Tcl com um circuito para registrar as funções do circuito especí fi cas de gancho (DDIsa06098 - SMASH 5.15.1).
• melhoria no tratamento de controle de simulador fi le atualizações para que o fi le originais não está danificado quando não há espaço no
• disco (DDIsa06209 - SMASH 5.15.1)
.
• Modi fi cações:
• Modi fi ed manipulação de diálogo FFT para permitir que especi fi cação de um tempo negativo (DDIsa04663 - Smash 5.15.0)
.
• Modi fi ed QUEBRA incorporado construção Wine no Linux para remover várias mensagens de erro Xlib emitidos ao executar
• exibido em um servidor Cygwin X (DDIsa05532 - SMASH 5.15.0)
.
• Implementação de um padrão de temperatura igual a 25 graus C, quando o HSPICE fl Avor é selecionado (DDIsa05790 - SMASH 5.15.0).
• Modi fi ed geração de ponto-operacional fi le para que os dados relacionados com a lógica não é emitido por padrão e pode ser ativado através
• as preferências do aplicativo (DDIsa05154 - SMASH 5.15.1).
• Modi fi cou o parâmetro 'OP' das directivas '.AC' e '.NOISE ", que deve ter o mesmo valor padrão (DDIsa06037 - SMASH 5.15.1).
• Corrigido embeddedWinelib para permitir o carregamento fi les com nomes de caminhos muito longos no Linux (DDIsa06193 - Smash 5.15.1).
• Bug fi xing:
• Wine versão corrigida das SMASH, a fim de ser capaz de carregar circuitos que exigem mais de 600 Mb de memória alocada (DDIsa05525 - Smash 5.15.0).
• Corrigida a exibição de quantidades VHDL-AMS internos no diálogo add trace (DDIsa06096 - SMASH 5.15.1).
• manipulação Corrigido da directiva ».TRACE", que não deve ser maiúsculas e minúsculas em forma de onda 'ONOISE' durante uma análise de ruído (DDIsa06106 - Smash 5.15.1).
• Corrigido exportação de áudio fi les do & quot; ficheiro áudio ... & quot; diálogo que foi abortar com uma mensagem de erro (DDIsa06117 - SMASH 5.15.1)
.
• Corrigido SNR e THD cálculos quando executados em uma janela genérica de .FFT resulta fi le (DDIsa06192 - SMASH 5.15.1).
• manipulação corrigida das formas de onda FFT de * .fft.amf em janelas genéricas de modo que eles são presos em -400dB em vez de -300dB (DDIsa06240 - SMASH 5.15.1).
• manipulação Corrigido de verificação de atualização que poderia causar SMASH para curso em presença de uma entrada mudança vazia (DDIsa06242 - Smash 5.15.1).
• Corrigido sobreposição forma de onda que foi desativado para simulações lógicas (DDIsa06258 - SMASH 5.15.1)
.
• Corrigida a exibição de valores em Tera (DDIsa06264 - SMASH 5.15.1).
• SMASH - Lote:
• Melhorias:
• Implementado a possibilidade de associar um script Tcl com um circuito para registrar as funções do circuito especí fi cas de gancho (DDIsa06098 - SMASH 5.15.1).
• Modi fi cações
• Corrigido embeddedWinelib para permitir o carregamento fi les com nomes de caminhos muito longos no Linux (DDIsa06193 - Smash 5.15.1).
• Bug fi xing:
• Wine versão corrigida das SMASH, a fim de ser capaz de carregar circuitos que exigem mais de 600 Mb de memória alocada (DDIsa05525 - Smash 5.15.0).
• SMASH - Kernel
• Melhorias:
• Implementado suporte da directiva «.OPTION Tnom = val 'para compatibilidade com HSPICE (DDIsa05531 - SMASH 5.15.0).
• manipulação Implementado de modelos C-Lógica usando a tecnologia in-house Binary Simulation Model (BSM) (DDIsa05602 - SMASH 5.15.0).
• Implementado o apoio de ponto e vírgula ';' como caractere de comentário in-line para o PSPICE fl Avor (DDIsa05769 - SMASH 5.15.0).
• favoreceu a extração de DC utilizado pela FFT (DDIsa05774 - SMASH 5.15.0).
• Implementação de um padrão de temperatura igual a 25 graus C, quando o HSPICE fl Avor é selecionado (DDIsa05790 - SMASH 5.15.0).
• acelerado o carregamento de fl attened netlists Spice (DDIsa05791 - Smash 5.15.0).
• Adicionado & quot; lang = & quot; opção para a directiva .LIB, a fim de permitir especificar a linguagem de descrição de hardware (DDIsa05895 - SMASH 5.15.0).
• 30 de setembro de 2010 Página 10 / 23SMASH 5.15.1, SCROOGE 2.4.1 e 5.15.1 SHAKER Novos recursos
• Implementado melhorada análise SPICE para acelerar a análise e proporcionar um melhor relatório de erros, incluindo fi le e números de linha (DDIsa01619 - SMASH 5.15.1).
• Melhoria da convergência para alguns modelos PSPICE, melhorando a detecção de valores não-finito (NAN) durante a ponto de operação e análise transiente (DDIsa03199 - SMASH 5.15.1).
• Implementado análise SPICE de directivas .include em sub-circuitos para compatibilidade HSPICE (DDIsa04326 - Smash 5.15.1).
• Implementado análise SPICE de directivas LIB em sub-circuitos para compatibilidade HSPICE (DDIsa05538 - Smash 5.15.1).
• manipulação Implementado de preferências por circuito con fi guração (DDIsa06035 - Smash 5.15.1).
• Implementado a possibilidade de associar um script Tcl com um circuito para registrar as funções do circuito especí fi cas de gancho (DDIsa06098 - SMASH 5.15.1).
• melhoria no tratamento de controle de simulador fi le atualizações para que o fi le originais não está danificado quando não há espaço no disco (DDIsa06209 - SMASH 5.15.1).
• Modi fi cações:
• Modi fi ed manipulação de simulações analógicas para parar simulações quando os dados de forma de onda não pode ser escrito em binário fi les, para
• exemplo, quando há espaço em disco, se disponível (DDIsa05907 - SMASH 5.15.0).
• Mudou uma mensagem de erro para uma mensagem de aviso quando o método de convergência PowerUp falhar durante uma análise de ponto de operação (DDIsa05980 - SMASH 5.15.0).
• Modi fi cou as limitações para o kit SPICE ao usar a opção Discovery (DDIsa06011 - SMASH 5.15.0).
• Modi fi ed geração de ponto-operacional fi le para que os dados relacionados com a lógica não é emitido por padrão e pode ser ativado através das preferências do aplicativo (DDIsa05154 - Smash 5.15.1).
• Modi fi ed manipulação de sinais lógicos em uma hierarquia circuito Verilog ligação SPICE sub-circuitos para não criar dispositivos desnecessários interface (DDIsa05442 - Smash 5.15.1).
• Modi fi cou o parâmetro 'OP' das directivas '.AC' e '.NOISE ", que deve ter o mesmo valor padrão (DDIsa06037 - SMASH 5.15.1).
• Modi fi ed manipulação de descrições lógicas compilados para que o BSM intermediário fi les pode ser carregado quando o código fonte Verilog não está disponível (DDIsa06186 - SMASH 5.15.1).
• Corrigido embeddedWinelib para permitir o carregamento fi les com nomes de caminhos muito longos no Linux (DDIsa06193 - Smash 5.15.1).
• manejo otimizado de bloqueio múltiplo atribui em um sinal no mesmo ciclo de delta (DDIsa06281 - SMASH 5.15.1).
• Bug fi xing:
• gestão corrigida das Spice para instanciação Verilog ao passar Spice parâmetros reais para parâmetros Verilog inteiros (DDIsa03293 - Smash 5.15.0).
• Corrigido o cálculo do poder analógico quando os dispositivos SPICE estão diretamente instanciado a partir de Verilog-A (DDIsa05921 - Smash 5.15.0).
• o ponto-operacional fi le saída corrigida quando o selector de informações do dispositivo é definido como & quot; ALL informações & quot; (DDIsa05923 - SMASH 5.15.0).
• Corrigido um vazamento de memória que ocorreu ao fechar um circuito com as directivas .print e .PRINTALL no controle simulador fi le (DDIsa05946 - SMASH 5.15.0).
• VEC_WRITE Corrigido que foi a junção de dados para o fim do VEC fi le quando a simulação foi executado várias vezes (DDIsa06007 - SMASH 5.15.0).
• Corrigido um vazamento de memória que ocorreu ao fechar um circuito com as directivas .MEASURE no controle simulador fi le (DDIsa06008 - SMASH 5.15.0).
• Corrigido um erro de desalocação de memória quando uma directiva .LIB gera um erro de análise que poderia causar SMASH para congelar (DDIsa06017 - Smash 5.15.0).
• Corrigido um acidente que poderia ocorrer durante a análise de ponto de funcionamento de circuitos com descrições VHDL-AMS (DDIsa06021 - Smash 5.15.0).
• corrigidos VEC_READ veri fi cações de modelos analógicos que errado quando VOH e valores VOL não encontrou Vih e VIL valores (DDIsa06022 - SMASH 5.15.0).
• inicialização corrigida da função modelo Laplace que possa ser falso durante a análise de ponto de operação (DDIsa06026 - SMASH 5.15.0)
.
• manipulação corrigida das redes não utilizadas nas descrições Verilog-A, que criou entradas na matriz e causado problemas de convergência (DDIsa05229 - Smash 5.15.1).
• manipulação corrigida das TEMPER parâmetro automática quando analisa correndo varredura (DDIsa05368 - SMASH 5.15.1).
• manipulação corrigida da função de tabela que caiu quando os valores de 'x' não foram de fi nidos em ordem crescente (DDIsa05969 - SMASH 5.15.1).
• Corrigido o-A Verilog operador de Laplace que poderia causar di fi culdades para achar um ponto de operação (DDIsa06027 - SMASH 5.15.1).
• Corrigido tratamento de dependência de Verilog fi les incluído com o 'incluem directiva que foram ignorados pelo gerenciamento de dependência. (DDIsa06030 - SMASH 5.15.1)
• conexão corrigida de sinal lógico de uma porta analógica que já não era a criação de um módulo de interface (DDIsa06052 -SMASH 5.15.1).
• Correctedmeasurements sobre pequenos sinais onda fi les e acrescentou aliases formeasure directiva fi le parâmetros (DDIsa06065 - SMASH 5.15.1).
• manipulação Corrigido de directiva .JITTER que não estava sendo extraída depois de recarregar circuito. (DDIsa06080 - Smash 5.15.1)
• Corrigido um acidente que poderia ocorrer durante a inicialização de um-A Verilog sinal analógico (DDIsa06097 - Smash 5.15.1).
• manipulação corrigido do sinal VHDL-AMS DOMAIN que não foi atualizado para a análise de pequenos sinais quando um operatingpoint ou análise transiente foi executado primeiros (DDIsa06103 - Smash 5.15.1).
• manipulação Corrigido da directiva ».TRACE", que não deve ser maiúsculas e minúsculas em forma de onda 'ONOISE' durante uma análise de ruído (DDIsa06106 - Smash 5.15.1).
• Características:
• Corrigido gerado de VCD fi les que possa ser falso quando as memórias foram traçadas (DDIsa06108 - SMASH 5.15.1).
• Corrigido um acidente que ocorreu durante a execução de uma análise múltipla de ponto de operação em modo de lote e redirecionar a saída para um
• fi le (DDIsa06161 - SMASH 5.15.1)
.
• poupança corrigida das .FFT resultado fi le quando o & quot; média & quot; está habilitado (DDIsa06171 - SMASH 5.15.1).
• Corrigido SNR e THD cálculos quando executados em uma janela genérica de .FFT resulta fi le (DDIsa06192 - SMASH 5.15.1).
• Corrigido gerado ICD fi le nome que foi salvo com um índice off por um ao executar uma análise carlo Monte (DDIsa06211 - SMASH 5.15.1).
• exibição corrigido de um resultado inesperado medida DC fi le mensagem de erro durante a execução de varredura e Monte-Carlo análises (DDIsa06234 - SMASH 5.15.1).
• manipulação Corrigido de comentários na linha começando com o personagem '$' dentro directivas (DDIsa06235 - Smash 5.15.1).
• manipulação Corrigido de dependência entre parâmetro paciência e directiva .Temp (DDIsa06245 - SMASH 5.15.1)
.
• SPICE sub-circuito instanciação corrigido a partir de descrições de lógica que poderia falhar ao instanciar múltiplas sub-circuitos (DDIsa06248 - Smash 5.15.1).
• Corrigido sobreposição forma de onda que foi desativado para simulações lógicas (DDIsa06258 - SMASH 5.15.1)
.
• Corrigida a exibição de valores em Tera (DDIsa06264 - SMASH 5.15.1).
• manipulação corrigido do netlists circuito com dependências de bibliotecas circulares encontradas em alguma biblioteca c fundição especi fi fi les que estavam causando um acidente (DDIsa06276 - SMASH 5.15.1).
• SMASH - SPICE:
• Melhorias:
• Implementado suporte da directiva «.OPTION Tnom = val 'para compatibilidade com HSPICE (DDIsa05531 - SMASH 5.15.0).
• Implementado o apoio de ponto e vírgula ';' como caractere de comentário in-line para o PSPICE fl Avor (DDIsa05769 - SMASH 5.15.0).
• favoreceu a extração de DC utilizado pela FFT (DDIsa05774 - SMASH 5.15.0).
• acelerado o carregamento de fl attened netlists Spice (DDIsa05791 - Smash 5.15.0).
• modelo de dispositivo SPICE Integrado versão PSP 103,1 (DDIsa05936 - SMASH 5.15.0).
• Implementado melhorada análise SPICE para acelerar a análise e proporcionar um melhor relatório de erros, incluindo fi le e números de linha (DDIsa01619 - SMASH 5.15.1).
• Melhoria da convergência para alguns modelos PSPICE, melhorando a detecção de valores não-finito (NAN) durante a ponto de operação e análise transiente (DDIsa03199 - SMASH 5.15.1).
• Implementado análise SPICE de directivas .include em sub-circuitos para compatibilidade HSPICE (DDIsa04326 - Smash 5.15.1).
• Implementado análise SPICE de directivas LIB em sub-circuitos para compatibilidade HSPICE (DDIsa05538 - Smash 5.15.1).
• Implementado suporte para os diferentes nomes que Verilog-AMS fi les constants.vams e disciplines.vams pode ter (DDIsa06152 - Smash 5.15.1).
• Modi fi cações:
• Modi fi ed manipulação de simulações analógicas para parar simulações quando os dados de forma de onda não pode ser escrito em binário fi les, para
• exemplo, quando há espaço em disco, se disponível (DDIsa05907 - SMASH 5.15.0).
• Mudou uma mensagem de erro para uma mensagem de aviso quando o método de convergência PowerUp falhar durante uma análise de ponto de operação (DDIsa05980 - SMASH 5.15.0).
• Modi fi ed manipulação de sinais lógicos em uma hierarquia circuito Verilog ligação SPICE sub-circuitos para não criar dispositivos desnecessários interface (DDIsa05442 - Smash 5.15.1).
• Modi fi cou o parâmetro 'OP' das directivas '.AC' e '.NOISE ", que deve ter o mesmo valor padrão (DDIsa06037 - SMASH 5.15.1).
• Modi fi ed manipulação de fontes de ruído, de modo que o ruído transitória não é calculado durante a análise de power-up (DDIsa06221 - SMASH 5.15.1).
• Bug fi xing:
• gestão corrigida das Spice para instanciação Verilog ao passar Spice parâmetros reais para parâmetros Verilog inteiros (DDIsa03293 - Smash 5.15.0).
• Corrigido o cálculo do poder analógico quando os dispositivos SPICE estão diretamente instanciado a partir de Verilog-A (DDIsa05921 - Smash 5.15.0).
• o ponto-operacional fi le saída corrigida quando o selector de informações do dispositivo é definido como & quot; ALL informações & quot; (DDIsa05923 - SMASH 5.15.0).
• Corrigido um vazamento de memória que ocorreu ao fechar um circuito com as directivas .print e .PRINTALL no controle simulador fi le (DDIsa05946 - SMASH 5.15.0).
• manipulação corrigida das TEMPER parâmetro automática quando analisa correndo varredura (DDIsa05368 - SMASH 5.15.1).
• manipulação corrigida da função de tabela que caiu quando os valores de 'x' não foram de fi nidos em ordem crescente (DDIsa05969 - SMASH 5.15.1).
• Correctedmeasurements sobre pequenos sinais onda fi les e acrescentou aliases formeasure directiva fi le parâmetros (DDIsa06065 - SMASH 5.15.1).
• manipulação Corrigido de directiva .JITTER que não estava sendo extraída depois de recarregar circuito. (DDIsa06080 - Smash 5.15.1)
• Corrigida a análise de fonte VNOISE para parâmetros XScale e yScale e atualizada a documentação (DDIsa06090 - SMASH 5.15.1)
.
• manipulação Corrigido da directiva ».TRACE", que não deve ser maiúsculas e minúsculas em forma de onda 'ONOISE' durante uma análise de ruído (DDIsa06106 - Smash 5.15.1).
• 30 de setembro de 2010 Página 14 / 23SMASH 5.15.1, SCROOGE 2.4.1 e 5.15.1 SHAKER Novos recursos
• parsing corrigido do modelo bipolar parâmetro TREF que foi lida em vez de Kelvin Celsius (DDIsa06137 - SMASH 5.15.1).
• Corrigido um acidente que ocorreu durante a execução de uma análise múltipla de ponto de operação em modo de lote e redirecionar a saída para um fi le (DDIsa06161 - Smash 5.15.1)
.
• poupança corrigida das .FFT resultado fi le quando o & quot; média & quot; está habilitado (DDIsa06171 - SMASH 5.15.1).
• Corrigido SNR e THD cálculos quando executados em uma janela genérica de .FFT resulta fi le (DDIsa06192 - SMASH 5.15.1).
• Corrigido gerado ICD fi le nome que foi salvo com um índice off por um ao executar uma análise carlo Monte (DDIsa06211 - SMASH 5.15.1).
• exibição corrigido de um resultado inesperado medida DC fi le mensagem de erro durante a execução de varredura e Monte-Carlo análises (DDIsa06234 - SMASH 5.15.1).
• manipulação Corrigido de comentários na linha começando com o personagem '$' dentro directivas (DDIsa06235 - Smash 5.15.1).
• manipulação Corrigido de dependência entre parâmetro paciência e directiva .Temp (DDIsa06245 - SMASH 5.15.1)
.
• manipulação corrigida das UNIT = parâmetro HERTZ para descrições polinomiais no modelo de Laplace (DDIsa06255 - Smash 5.15.1).
• manipulação corrigido do netlists circuito com dependências de bibliotecas circulares encontradas em alguma biblioteca c fundição especi fi fi les que estavam causando um acidente (DDIsa06276 - SMASH 5.15.1).
• SMASH - Verilog & Verilog-AMS:
• Melhorias:
• Implementado suporte de Verilog-2001 declarações de parâmetro com alcance especi fi cações (DDIsa00671 - Smash 5.15.0).
• gestão implementado de Verilog & quot; $ dist_ & quot; funções do sistema para distribuições probabilísticas (DDIsa01729 - Smash 5.15.0).
• Implementado semântica cação veri fi para tarefa Verilog habilitação e valores passados ​​em argumentos (DDIsa01769 - Smash 5.15.0).
• Implementado semântica cação veri fi para tarefa Verilog habilitação e valores passados ​​em argumentos (DDIsa01872 - Smash 5.15.0).
• uso Implementado de inteiros, real, em tempo real e de expressão tempo tipos como argumentos de tarefas Verilog usuário e funções (DDIsa02157 - Smash 5.15.0).
• detecção estática e dinâmica Adicionado de infinito laços em Verilog & quot; sempre & quot; e & quot; para sempre & quot; declarações contendo apenas nonblocking declarações de atribuição (DDIsa02772 - Smash 5.15.0).
• Implementado emissão de uma mensagem de aviso quando se utiliza um valor de tipo real com formato% d em Verilog $ tarefa do sistema de exibição (DDIsa02799 - Smash 5.15.0).
• Implementado suporte das declarações de porta módulo Verilog-2001 no estilo ANSI (DDIsa03035 - SMASH 5.15.0).
• Implementado suporte do-A Verilog operador analógico Laplace (DDIsa03060 - SMASH 5.15.0).
• gestão implementado de força especi fi cações em declarações sinal Verilog (DDIsa03179 - SMASH 5.15.0).
• gestão implementado de declarações de variáveis ​​Verilog em declarações bloco (DDIsa03243 - Smash 5.15.0).
• Melhorado o Verilog analisar mensagens de erro ao ativar uma função não declarado usuário (DDIsa03300 - SMASH 5.15.0).
• Implementado suporte de Verilog-2001 & quot; localparam & quot; declarações (DDIsa03302 - SMASH 5.15.0).
• gestão implementado de declarações de variáveis ​​Verilog em declarações sequenciais e paralelos bloco (DDIsa03358 - Smash 5.15.0).
• Implementado a emissão de uma mensagem de aviso quando Verilog UDP contém conflitantes entradas da tabela (DDIsa03473 - SMASH 5.15.0).
• manipulação Implementado de Verilog (não) bloqueando atribuições com atrasos intra em declarações nomeados bloco (DDIsa03649 - Smash 5.15.0).
• Melhorado o tempo de execução de compilação quando declarando e usando várias tarefas Verilog usuário (DDIsa03780 - Smash 5.15.0).
• Implementado suporte de Verilog-2001 & quot; @ * & quot; declarações (DDIsa03845 - SMASH 5.15.0).
• gestão implementado de expressões de concatenação com valores constantes que são passadas para tarefa ou função argumentos Verilog (DDIsa03872 - Smash 5.15.0).
• Implementado suporte de Verilog & quot; @ (expressão evento) & quot; quando a expressão contém operadores (DDIsa04093 - SMASH 5.15.0).
• manipulação Implementado de Verilog & quot; 'escala de tempo & quot; directivas com & quot; 10s & quot; e & quot; 100s & quot; unidades (DDIsa04112 - SMASH 5.15.0).
• Improved mensagem de erro emitida durante a compilação e elaboração de modelos de Verilog (DDIsa04173 - Smash 5.15.0).
• detecção estática e dinâmica implementada do infinito laços em Verilog & quot; para sempre & quot; declarações (DDIsa04253 - SMASH 5.15.0).
• instanciação Verilog Implementado de matrizes de portas, onde a conexão é um sinal de escalar (DDIsa04689 - SMASH 5.15.0).
• atualizado o analisador Verilog incorporado para pavimentar o caminho para Verilog 2001, Verilog-AMS 2.3, e SystemVerilog (DDIsa04784 - SMASH 5.15.0).
• manipulação Implementado durante a simulação de alterações de valor de atraso em Verilog instruções de atribuição contínua (DDIsa04799 - SMASH 5.15.0).
• Implementado suporte de bit-seleção e seleção em part-Verilog & quot; inteiro & quot; variáveis ​​na mão esquerda contextos expressão lado (DDIsa04853 - SMASH 5.15.0).
• Implementado suporte de bit-seleção e seleção em part-Verilog & quot; tempo & quot; variáveis ​​na mão esquerda contextos expressão lado (DDIsa04854 - SMASH 5.15.0).
• Implementado suporte das declarações de porta Verilog com & quot; tri0 & quot; ou & quot; tri1 & quot; tipos de líquidos (DDIsa04979 - Smash 5.15.0).
• manipulação Implementado de tipos diferentes mas compatíveis dados a manifestações passaram a argumentos Verilog função (DDIsa05053 - Smash 5.15.0).
• Melhoria mensagens de erro quando Verilog descasamentos de conexão ocorrer durante a elaboração (DDIsa05640 - SMASH 5.15.0).
• manipulação Implementado de Verilog $ parada e US $ sistema fi nish tarefas como declarações de função (DDIsa05743 - Smash 5.15.0).
• Características:
• manipulação Implementado de Verilog sinal períodos de seleções como conexões reais sobre as portas de saída (DDIsa05748 - Smash 5.15.0).
• Implementado anotação SDF manipulação em Verilog & quot; $ setuphold & quot; com negativa & quot; configuração & quot; ou & quot; manter & quot; valores (DDIsa05947 - SMASH 5.15.0).
• Implementado manipulação em Verilog-A de vários blocos analógicos (DDIsa05984 - Smash 5.15.0).
• Implementado emissão de uma mensagem de erro ao utilizar uma porta elétrica Verilog como a mão do lado esquerdo da instrução de atribuição contínua (DDIsa05997 - SMASH 5.15.0).
• Implementado suporte da palavra-chave 'assinado' em declarações de registro de Verilog (DDIsa03766 - SMASH 5.15.1).
• Implementado suporte a anotação atraso Verilog usando comprimido (gzip) SDF fi les. (DDIsa05504 - SMASH 5.15.1)
• Implementado suporte para parâmetros Verilog PATHPULSE $ com limite de rejeição (DDIsa06094 - Smash 5.15.1).
• Melhoria da manipulação de multi-threading para descrições analógicas Verilog-AMS (DDIsa06200 - SMASH 5.15.1).
• Modi fi cações:
• limitação Removido para 32 bits sobre os valores dos parâmetros de Verilog para binário, octal e literais hexadecimais (DDIsa01718 - SMASH 5.15.0).
• Modi fi ed Verilog exibição de valor de tempo que foi limitado a 32 bits e que agora permite que os valores de 64 bits (DDIsa02841 - SMASH 5.15.0).
• Modi fi ed Verilog portsmanagement tarefa a se comportar como variável tarefa Verilog em relação ao & quot; automática & quot; estilo (DDIsa03960 - SMASH 5.15.0)
.
• Modi fi manuseio ed compilação de modelos de Verilog com um grande (como 2000) Número de declarações de parâmetros que, anteriormente, não conseguiu compilar (DDIsa04122 - SMASH 5.15.0).
• Modi fi manuseio ed compilação de modelos de Verilog com número grande (como 200000) das declarações em & quot; inicial & quot; ou & quot; sempre & quot;
• blocos que anteriormente não conseguiram compilar (DDIsa04525 - SMASH 5.15.0).
• Modi fi ed manipulação de bibliotecas modelo de Verilog para que inválida ou não ainda apoiadas modelos não impedem o uso de outros modelos (DDIsa05604 - Smash 5.15.0).
• mensagens Modi fi ed Verilog de modo que a posição do código fonte onde o erro ocorre pode ser exibida com links clicáveis ​​(DDIsa05944 - Smash 5.15.0).
• Modi fi ed geração de ponto-operacional fi le para que os dados relacionados com a lógica não é emitido por padrão e pode ser ativado através das preferências do aplicativo (DDIsa05154 - Smash 5.15.1).
• Modi fi ed manipulação de sinais lógicos em uma hierarquia circuito Verilog ligação SPICE sub-circuitos para não criar dispositivos desnecessários interface (DDIsa05442 - Smash 5.15.1).
• O uso prolongado de expressões Verilog mintypmax para que eles não se restringem aos valores dos parâmetros (DDIsa06029 - Smash 5.15.1).
• Adicionado link da fonte que falta na mensagem de erro emitida para relatar fi le ao declarar diversas variáveis ​​Verilog / fios com o mesmo nome (DDIsa06040 - SMASH 5.15.1).
• Página 17/23 30 de setembro de Recursos 2010New QUEBRA 5.15.1, SCROOGE 2.4.1 e 5.15.1 SHAKER
• Modi fi ed manipulação de advertência sobre o uso da Verilog calendário padrão para que ele seja emitido apenas quando a escala de tempo é usado pelo módulo (DDIsa06050 - Smash 5.15.1)
.
• Modi fi ed manipulação de descrições lógicas compilados para que o BSM intermediário fi les pode ser carregado quando o código fonte Verilog não está disponível (DDIsa06186 - SMASH 5.15.1).
• Melhoria mensagens de erro Verilog no caso das funções do sistema desconhecidos, não apoiou as funções do sistema e não é suportado estilos de chamadas (DDIsa06188 - Smash 5.15.1).
• manejo otimizado de bloqueio múltiplo atribui em um sinal no mesmo ciclo de delta (DDIsa06281 - SMASH 5.15.1).
• Bug fi xing:
• Corrigido um acidente que ocorreu quando um Verilog scalarmodule declaração de entrada foi declarado novamente como um fio de vetor (DDIsa02987 - Smash 5.15.0).
• Corrigida a verificação em Verilog-A de tipos de matemáticos operando (DDIsa03019 - Smash 5.15.0).
• manipulação corrigida das declarações a termo de sinais de Verilog (DDIsa03068 - Smash 5.15.0).
• apoio corrigido em Verilog-A de fi em valores nite dentro alcance parâmetro especi fi cações (DDIsa03251 - SMASH 5.15.0).
• gestão corrigida das Spice para instanciação Verilog ao passar Spice parâmetros reais para parâmetros Verilog inteiros (DDIsa03293 - Smash 5.15.0).
• manipulação corrigido do Verilog valor constante 2147483648 que falhou anteriormente para compilar (DDIsa03746 - SMASH 5.15.0).
• Corrigido um acidente que pode ocorrer devido a uma exceção não capturada em um modelo Verilog (DDIsa03931 - SMASH 5.15.0).
• Corrigido um erro de compilação quando um argumento de saída tarefa Verilog é passado para a sub-tarefa de habilitação (DDIsa03963 - Smash 5.15.0).
• manipulação Corrigido de análise de cobertura com expressões Verilog contendo lógicas e reais argumentos (DDIsa05199 - Smash 5.15.0).
• avaliação corrigida das expressões de replicação Verilog onde a constante é zero (DDIsa05227 - SMASH 5.15.0).
• manipulação corrigida das declarações a termo de variáveis ​​Verilog (DDIsa05232 - Smash 5.15.0).
• Corrigido um acidente que ocorreu em Verilog-A quando se utiliza uma matriz de entrada em uma função analógica. (DDIsa05431 - Smash 5.15.0)
• manipulação corrigido de valores negativos para gamas de Verilog portuárias (DDIsa05520 - Smash 5.15.0).
• Corrigido o cálculo do poder analógico quando os dispositivos SPICE estão diretamente instanciado a partir de Verilog-A (DDIsa05921 - Smash 5.15.0).
• atribuição corrigido do Verilog parâmetros reais para VHDL genéricos inteiros onde o valor foi truncado em vez de arredondado (DDIsa05948 - Smash 5.15.0).
• comportamento corrigido do Verilog MOS muda de modo a que se propagam a força de entrada muda, mesmo se não ocorrer nenhuma borda nível (DDIsa05949 - SMASH 5.15.0).
• Características:
• comportamento corrigido do Verilog & quot; $ hold & quot; e & quot; $ recuperação & quot; funções de check-tempo que poderia relatar violações erradas na inicialização simulação (DDIsa05993 - Smash 5.15.0).
• Corrigido o nome de primitivas SPICE isine e vsine que não foram carregados conforme descrito no LRM (DDIsa06009 - Smash 5.15.0).
• inicialização corrigida da função modelo Laplace que possa ser falso durante a análise de ponto de operação (DDIsa06026 - SMASH 5.15.0)
.
• Corrigido desencadeamento de sensibilidade sobre as variáveis ​​de Verilog atribuídas várias vezes em um único ciclo de delta (DDIsa04932 - Smash 5.15.1).
• manipulação corrigida das redes não utilizadas nas descrições Verilog-A, que criou entradas na matriz e causado problemas de convergência (DDIsa05229 - Smash 5.15.1).
• Corrigido o-A Verilog operador de Laplace que poderia causar di fi culdades para achar um ponto de operação (DDIsa06027 - SMASH 5.15.1).





• Melhorias:


• Características:







• Características: