Scheture

projeto Scheture é o nosso pacote de captura esquemática. O pacote é construído sobre a mesma base de dados como todos os outros produtos Stabie-Soft. O editor esquemático lida com casos iterativos, pinos bus'ed e fios parâmetro passando etc.
A versão de produção mais recente de Scheture é 3.3.1, baixe-se o seu usando uma versão antiga para obter as últimas atualizações e correções de bugs.
Talvez uma das melhores características é a capacidade do scheture para gerar um esquema (e símbolos) de formatos de netlist como Verilog ou especiarias. Leve-o para um test drive de 30 dias e ver se é certo para você. Consulte a página de preços para obter detalhes sobre os nossos livre de 30 avaliações dia

Características :.

• O controle do usuário de todas as cores de objetos e fontes .
• Controle de posição, tamanho, fonte, cor de exibição da propriedade de símbolos.
• A colocação específica de um símbolo pode substituir propriedade posição de exibição, o tamanho, a pia batismal ou a cor.
• conexão implícita de símbolo pins por nome possível para esquemas específicos.
• No esquema aqui, observe as conexões em massa são feitos com esse tipo de conexão. Sem ligação explícita para a maior parte é tirada, mas todos os granéis desconexos estarão ligados por nome neste esquema só.
• conexão global implícita de símbolo pinos possível.

Propriedades
• símbolo pode ser definido apenas para exibição (IE ignorado por netlister).
• gerador Symbol.
• traçado Net através da hierarquia.
• Os valores de propriedade & quot; impulso & quot; para baixo, para exibição em contexto de propriedades disponíveis.
• Extractor.
• verilog hierárquica para fora.
• tempero hierárquica para fora.
• Hierarchical esmagar fora. (Para SMASH simulador de modo misto do Dolphin).
• Netlist para gerador de esquema para construir um esquema de um netlist.
• Amostra de NOR3 e víbora. Ambos estes esquemas foram construídas de modo completamente automático de netlists especiarias. Nota Verilog também pode ser gerada automaticamente para cross sondagem ou visualização de HDL.
• gerador esquemática net Parasitárias para visualizar uma rede R / C do líquido extraído.
• Interfaces com produto RVE de Mentor. -Sonda cruzamento entre o layout e esquemático.
• Interfaces para abrir fonte onda espectador GWave.
• Usuário especificado fim porta disponível para subcircuits especiarias e primitivas Verilog.
• Trama, e inclui um comando para traçar todos os esquemas em uma biblioteca.
• biblioteca Amostra de símbolos fornecidos.
• Atualizações gratuitas após a compra

O que é novo nesta versão:

• Geração de arquivos PDF para um esquema, hierarquia esquemática, ou biblioteca inteira. Se esquemática do símbolo está incluído no mesmo PDF, em seguida, os canais de símbolos são ligados ao esquemática dentro do arquivo para facilitar a navegação. Um exemplo simples.
• Um novo modo de ponto-chave foi adicionada para que os comandos iniciados através de um press tecla de atalho pode ter seu primeiro ponto inserido, se necessário, no local da tecla.

Bibliotecas
• referência podem ser expressões TCL permitindo bibliotecas de símbolos para ser movido facilmente.
• New ECL algoritmo transistor placer na geração de esquema de netlist.

O que é novo na versão 3.3.7:

• Esta versão adiciona um comando rápido informe para atualizar fio , nomes pino, e símbolo diretamente na tela.
• O novo comando pode modificar os valores dos parâmetros de símbolos como a W / L também.
• Depois de invocar o novo comando, basta clicar sobre o valor do nome ou parâmetro.
• Um cursor é exibido na janela, e você pode começar a digitar.
• Chaves, como setas e excluir mover o cursor exibido na tela.
• Este é mais simples e rápido de usar do que a interface baseada em formulário existente para alterar esses valores.